Учёный СКФУ получил грант Российского фонда фундаментальных исследований

Доцент кафедры прикладной математики и математического моделирования Северо-Кавказского федерального университета Михаил Бабенко стал обладателем гранта Российского фонда фундаментальных исследований в рамках конкурса научных проектов, выполняемых ведущими молодёжными коллективами («Стабильность»).

Проект Михаила Бабенко направлен на разработку быстродействующего, отказоустойчивого математического сопроцессора на базе искусственных нейронных сетей и модулярной арифметики для проектирования вычислительных систем с повышенным уровнем безопасности и низким энергопотреблением. Основным направлением развития в проекте будет являться разработка методов и алгоритмов для проектирования высокопроизводительных, маломощных и надёжных устройств для реализации защищённой обработки информации. Подобные устройства приобретают большую значимость в связи с развитием рынка публичных вычислений, включая облачные сервисы обработки данных.

На текущем этапе развития компьютерной техники важной задачей является поиск путей оптимизации архитектуры вычислительных устройств по различным критериям, таким как безопасность, скорость работы, энергопотребление. Решение данной задачи требует поиска альтернативных подходов к проектированию цифровых устройств, направленных на снижение сложности и энергопотребления создаваемых устройств при условии сохранения производительности. Для проектирования высокопроизводительных цифровых систем следующего поколения необходимы новые нестандартные подходы, одним из которых является использование специализированных математических структур, таких как модулярная арифметика.

Важным аспектом проекта является практическая реализация полученных фундаментальных результатов для решения практических проблем. Применение новых математических структур позволит расширить возможности в таких областях, как облачные технологии, распределённые вычислительные системы, цифровая обработка сигналов, обеспечивая их отказоустойчивость, безопасность, конфиденциальность, целостность и доступность.

Предложенные алгоритмы планируется реализовать для различных платформ. Для аппаратной реализации будут использованы конструкции на языке описания аппаратуры (HDL), которые должны быть реализованы как в программируемых вентильных матрицах (FPGA), так и в специализированных схемах (ASIC).